◎VeriSiliconがZSP G4アーキテクチャーとZSP981コアを発表

AsiaNet 53449

共同JBN 0736 （2013.6.20）

【上海2013年6月20日PRN＝共同JBN】カスタムシリコン・ソリューションと半導体IPプロバイダーのVeriSilicon Holdings Co., Ltd.（以下VeriSilicon）は20日、同社の第4世代ZSPアーキテクチャー（以下ZSP G4）の導入とZSP G4シリーズの最初のコアであるZSP981 Digital Signal Processor（以下DSP）の発売を発表した。ZSP G4アーキテクチャーは前世代アーキテクチャーと互換性を備え、ベクトル演算能力、広帯域インターフェース、向上した処理リソースを導入して機能を拡大している。ZSP981は無線業界専門家からの提言を受けて設計されており、第3世代ZSPコアに比べ17倍向上した性能を提供する一方、モバイル機器に必要な電力効率も提供する。ZSP981はモデム開発者に対して、LTE-Advance（LTE-A）、802.11acなどの最新で進化する無線技術を実装できるプログラマブル・シグナルプロセッシング能力の適切なレベルを提供する。

ZSP981は、ZSP G4アーキテクチャーに基づく最初のコアセットである。このコアは4イシュー、4-MACスカラコアから、6イシュー、260-MACベクトルコアまでカバーする。コアは主に性能、電力、地域特性によって異なる。コアは、進化する用途ニーズに応えるために必要な柔軟性とスケーラビリティーを提供する。開発者は、目標とするプラットフォームの電力、性能、地域、柔軟性の検討事項を最も満たすZSP G4ファミリーからDSPコアを容易に選択することができる。さらに開発者は向上したZ.Turboインターフェースを通じて、ユーザー定義ハードウエアを稼働する特別設定のインストラクションを定義することが可能である。ZSP G4に基づくコアは、マルチモード・ターミナル、フェムトセル、スマートグリッド、M2M、モバイルなどのインフラストラクチャーに最適である。

ZSP981は、完全にシンセサイザブルな6イシュー・スーパースカラDSPコアである。1.2GHzで動作するZSP981は、毎秒820億乗累算演算を実行することができる。共有メモリー用の幅広で高速のインターフェース、ハードウエア・アクセラレーション用の向上したZ.Turboコプロセッサー・ポートを備えたZSP981を使用することによって、システム設計者はシステムのソフトウエアとハードウエア間の望ましいバランスを達成できる。さらにZSP981サブシステムは、マルチコア・コミュニケーション・モジュール、マルチチャンネルDirect Memory Access（DMA）を内蔵しており、システム・レベルの統合・開発を大幅に簡略化できる。

VeriSiliconの社長兼最高経営責任者（CEO）であるウエイン・ダイ博士は「ピュアなSoftware Defined Radio（SDR）アプローチによって、モバイル機器の電力課題が解決される。ユーザー装置システムの開発者は性能と電力との最適バランスを追及しており、当社のZSP981 DSPコアでそれが可能となる。ZSP G4アーキテクチャーに基づき、われわれは適応性に優れスケーラブルなプラットフォームを構築し、モバイル通信SoCベンダーが最短時間で最高のソリューションを完成することを支援する」と語った。

ZSP981アーキテクチャーは、ZViewTMによってサポートされている。ZViewTMは、Integrated Development Environment（IDE）コンパイラー、アセンブラー、オプティマイザー、リンカー、デバッガー、シミュレーター、プロファイリングのユーティリティーから成るフル装備の使い勝手に優れたツール一式を備えている。ZViewTMには数多くの重要な最新機能強化が盛り込まれおり、それらはソフトウエア開発を加速するベクトル化Cコンパイラーをはじめとする最適化ツールである。

ZSP981向けに最適化された無線シグナル・プロセッシングのライブラリーはユーザーが製品化に要する時間を短縮することに利用できる。VeriSiliconは6月に上海で開催されるGSMA Mobile Asia Expoで、ZSP981上で動作するLTE-A物理レイヤーを通じた高精度（HD）ビデオ再生のリアルタイム・ストリーミングを実演する。

詳細はウェブサイトwww.verisilicon.com/ZSP981.htmlを参照するか、all-sales@verisilicon.comまで問い合わせを。

ソース：VeriSilicon Holdings Co., Ltd.

VeriSilicon Announces ZSP G4 Architecture and ZSP981 Core

PR53449

SHANGHAI, June 20, 2013 /PRN=KYODO JBN/ --

-- An Innovative DSP with Optimal Performance, Power and Area for Advanced

Wireless Technologies

VeriSilicon Holdings Co., Ltd. (VeriSilicon), a leading Custom Silicon

Solutions and Semiconductor IP provider, today announced the introduction of

its fourth generation ZSP architecture (ZSP G4) and the availability of the

ZSP981 Digital Signal Processor (DSP), the first core in the ZSP G4 series. The

ZSP G4 architecture is compatible with the previous generation architecture and

extends it further by introducing vector computation capabilities, higher

bandwidth interfaces and more execution resources. Designed with inputs from

wireless industry experts, the ZSP981 offers a 17X performance improvement over

third generation ZSP cores while providing the power efficiency needed for

mobile devices. ZSP981 provides modem developers the right level of

programmable signal processing capability to implement new and evolving

wireless technologies such as LTE-Advanced (LTE-A), 802.11ac and more.

ZSP981 is the first of a set of cores based on the ZSP G4 architecture family.

The cores range from a 4-issue, 4-MAC scalar core to a 6-issue, 260-MAC vector

core. The cores differ primarily in their performance, power and area

characteristics. They offer the flexibility and scalability necessary to target

evolving application needs. Developers can easily select a DSP core from the

ZSP G4 family that best satisfies the power, performance, area and flexibility

considerations of the target platform. In addition, they can define custom

instructions to exercise user defined hardware via the enhanced Z.Turbo

interface. Cores based on ZSP G4 are ideally suited for multi-mode terminals,

femto-cells, smart grid, M2M and mobile infrastructure.

ZSP981 is a fully synthesizable, 6-issue superscalar DSP core. Running at 1.2

GHz, a single ZSP981 can deliver 82 billion multiply accumulate operations per

second. With wide, high speed interfaces to shared memory and enhanced Z.Turbo

coprocessor ports to hardware accelerators, the ZSP981 enables system designers

to achieve the desired balance between software and hardware in their systems.

Also included in the ZSP981 subsystem are a power management module, a

multi-core communication module and a multichannel Direct Memory Access (DMA),

which greatly simplify system level integration and development.

"A pure Software Defined Radio (SDR) approach presents power challenges in

mobile devices. User equipment system developers seek an optimal balance

between performance and power, which is made possible by our ZSP981 DSP core,"

says Dr. Wayne Dai, President and CEO of VeriSilicon. "Based on the ZSP G4

architecture, we have created an adaptive and scalable wireless platform that

can help mobile communication SoC vendors achieve the best solution in the

shortest time."

The ZSP981 architecture is supported by ZViewTM, a full-featured, easy-to-use

suite of tools consisting of an Integrated Development Environment (IDE),

compiler, assembler, optimizer, linker, debugger, simulators, and profiling

utilities. ZViewTM incorporates a number of significant new enhancements,

including a vectorizing C compiler, and other optimization tools to accelerate

software development.

A set of wireless signal processing libraries optimized on ZSP981 are also

available to help users reduce their time to market. VeriSilicon will

demonstrate real time streaming High Definition (HD) video playback via LTE-A

physical layer running on ZSP981 at GSMA Mobile Asia Expo in Shanghai in June

2013.

For more information, please visit www.verisilicon.com/ZSP981.html or contact

all-sales@verisilicon.com

SOURCE  VeriSilicon Holdings Co., Ltd.